一行コメント:
Verilog code coverage analyzer (development snapshot)
詳細な説明は "DESCR" または、このパッケージの 歴史をご覧ください。
ホームページ: http://covered.sourceforge.net/.
このパッケージのソースは "cad/covered-current" ディレクトリーに位置しています。パッケージツールでは、 "covered-current-20060904". で操作します。 パッケージコレクションを使うためには、 パッケージツリーのトップをご覧ください。
このパッケージの障害報告、アップデートまたは提案は send-prにてお願いします。
cad/covered-current における既知のセキュリティー脆弱性は次の通りです :
このパッケージをbuildする時に必要なパッケージ: verilog{,-current}-[0-9]* bison>=1.0 m4>=1.4 gmake>=3.81 gperf>=3.0.1 tk>=8.4.6nb1 tcl>=8.4.6nb1 libtool-base>=1.5.18nb5 tcl>=8.4.7nb1 x11-links>=0.35 tk>=8.4.12nb1 .
このパッケージを実行するときに必要なパッケージ: verilog{,-current}-[0-9]* tk>=8.4.6nb1 tcl>=8.4.6nb1 tcl>=8.4.7nb1 tk>=8.4.12nb1 .
pkg_add(1)でインストールできるコンパイル済みパッケージは以下のリンクより ダウンロード できます。 使用可能なマシンアーキテクチャーとバージョン: